硬件廠商紛紛“變軟”：FPGA行業(yè)巨頭Xilinx推出Vitis AI平臺(tái)，并在GitHub上開(kāi)源

曉查 2019-10-10 12:57:55 來(lái)源：量子位

曉查 發(fā)自 盤(pán)古大觀

量子位 報(bào)道 | 公眾號(hào) QbitAI

今天，F(xiàn)PGA芯片廠商賽靈思（Xilinx）在北京發(fā)布了Vitis統(tǒng)一軟件平臺(tái)，支持賽靈思多種可編程邏輯器件（如FPGA、ACAP、MPSoC等硬件）上的應(yīng)用程序的新框架。它為云端、邊緣和混合計(jì)算應(yīng)用加速提供了統(tǒng)一編程模型。

賽靈思大中華區(qū)銷售副總裁唐曉蕾、軟件和人工智能高級(jí)經(jīng)理羅霖在現(xiàn)場(chǎng)以“突破軟硬件壁壘，解鎖全員創(chuàng)新”為主題，詳細(xì)介紹了Vitis的行業(yè)意義與技術(shù)細(xì)節(jié)。

作為一家以硬件知名的公司，賽靈思推出Vitis反而是為了讓軟件工程師“忘記”硬件，用戶無(wú)需深入掌握硬件知識(shí)即可對(duì)賽靈思的硬件框架進(jìn)行自適應(yīng)。

賽靈思創(chuàng)建了一種單一的環(huán)境，讓來(lái)自各個(gè)領(lǐng)域的程序員和工程師使用自己理解的工具和框架共同開(kāi)發(fā)和優(yōu)化硬件和軟件。

而且Vitis是完全免費(fèi)和開(kāi)放的，目前已經(jīng)在GitHub平臺(tái)上開(kāi)源。

近年來(lái)，AI在行業(yè)中的應(yīng)用數(shù)量激增，異構(gòu)計(jì)算、云邊協(xié)同等成為行業(yè)趨勢(shì)，AI軟件的迭代速度已經(jīng)大大超過(guò)了硬件的更新周期，賽靈思也在積極尋求變化。

賽靈思表示，Vitis統(tǒng)一軟件平臺(tái)是他們5年開(kāi)發(fā)工作的結(jié)果，投入了1000人年的巨大工作量。

Vitis提供了一系列重要組件，包括Vitis AI開(kāi)發(fā)環(huán)境、Vitis加速庫(kù)、Vitis運(yùn)行時(shí)庫(kù)等等。其中，Vitis AI是賽靈思的人工智能開(kāi)發(fā)平臺(tái)，適用于在賽靈思硬件上進(jìn)行AI推理，幫助FPGA釋放AI加速的潛力。

FPGA是賽靈思擅長(zhǎng)的領(lǐng)域，該公司很早就有一套Vivado的硬件設(shè)計(jì)工具。但是由于FPGA的特殊性質(zhì)以及編程的復(fù)雜性，Vivado并不是適合初學(xué)者。

而Vitis所做的就是將Vivado、硬件接口都放在底層，然后向用戶開(kāi)放易于訪問(wèn)的軟件接口。開(kāi)發(fā)者可以在熟悉的開(kāi)發(fā)流程和環(huán)境中接入賽靈思的自適應(yīng)計(jì)算。

此外，Vitis還同時(shí)提供了GUI和命令行兩種開(kāi)發(fā)工具，進(jìn)一步降低了使用門(mén)檻。

Vitis支持TensorFlow、Caffe、PyTorch等AI框架。開(kāi)發(fā)者過(guò)去使用這些平臺(tái)開(kāi)發(fā)的模型，并不需要更改代碼，只需在重新編譯中設(shè)置環(huán)境參數(shù)，即可獲得新的部署模型。讓移植應(yīng)用變得非常簡(jiǎn)單，減少開(kāi)發(fā)者的苦惱。

開(kāi)源地址：

https://github.com/Xilinx/Vitis-Tutorials

https://github.com/Xilinx/Vitis_Libraries